(19) 世界知的所有権機関 国際事務局



- A TORRA BININDO NA BIRINDO NOME BRANE BRANE BRANE A NEL KROBE NOME ANGLE BRANE BRANE BRANE BRANE BRANE BRANE

(43) 国際公開日 2004 年12 月23 日 (23.12.2004)

PCT

(10) 国際公開番号 WO 2004/112247 A1

(51) 国際特許分類7:

H03K 3/286, H03F 3/45

(21) 国際出願番号:

PCT/JP2004/008436

(22) 国際出願日:

2004年6月16日(16.06.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-171057 2003 年6 月16 日 (16.06.2003) JP


(71) 出願人(米国を除く全ての指定国について): 日本電気 株式会社 (NEC CORPORATION) [JP/JP]; 〒1088001 東京都港区芝五丁目7番1号 Tokyo (JP).

- (72) 発明者: および
- (75) 発明者/出願人 (米国についてのみ): 天宮 泰 (AMAMIYA, Yasushi) [JP/JP]; 〒1088001 東京都港区 芝五丁目 7番 1号 日本電気株式会社内 Tokyo (JP).
- (74) 代理人: 宮崎 昭夫, 外(MIYAZAKI, Teruo et al.); 〒 1070052 東京都港区赤坂1丁目9番20号 第16興和ビル8階 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE,

/続葉有/

(54) Title: LOGIC CIRCUIT HAVING SUPPRESSED LEAK CURRENT TO DIFFERENTIAL CIRCUIT

(54) 発明の名称: 差動回路への漏洩電流が抑制された論理回路



14...HIGH-POTENTIAL POWER SUPPLY TERMINAL

11a, 11b...DATA SIGNAL INPUT

13a, 13b...CLOCK SIGNAL INPUT 18...VOLTAGE CONTROL CIRCUIT

15...LOW-POTENTIAL POWER SUPPLY TERMINAL

12a, 12b...DATA SIGNAL OUTPUT

19...VOLTAGE CONTROL CIRCUIT

(57) Abstract: A current supply control circuit controlling a current amount supplied to a differential circuit is arranged in a logic circuit. The current supply control circuit includes: a bypass route for bypassing current to the differential circuit; a switching transistor inserted into the bypass route for opening/closing the bypass route according to the signal level of the clock signal inputted from outside; and a current amount control transistor for controlling the current amount supplied to the differential circuit. The current amount control transistor adjusts the current amount according to the signal level of the clock signal. The current amount control transistor is configured so that a sufficient current amount is assured by the clock signal when current flows into the differential circuit and the current amount is limited by the clock signal when the current flows into the bypass circuit. Thus, it is possible to reduce the current amount leaking into the differential circuit when the current flows into the bypass circuit.

(57) 要約: 本発明では、論理回路内に、差動回路に供給される電流量を制御する電流供給制御回路が設けられる。この電流供給制御回路は、差動回路への電流をパイパスするパイパス経路と、パイパス経路に介挿され、外部から入力されたクロック信号の信号レベルに応じてパイパス経路の開閉を行うスイッチング用トランジスタと、差動回路に供給される電流量を制御する電流量制御用トランジスタを備え

O 2004/112247